Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтеза-бельности и верификации HDL-описаний проектируемых систем.
Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.
В приложение вынесены справочные данные по языкам VHDL и VERILOG.
Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.

Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Автор: Поляков А.К.
Жанр: Учебное пособие
Издательство: СОЛОН-Пресс
Год: 2003
Страниц: 320
Язык: Русский
Формат: djvu
Размер: 10,13 Mb