Полностью интегрированная среда разработки цифровых устройств, построенная на основе ядра логического моделирования, поддерживающая текстовый и графический ввод проектов на смеси языков VHDL, Verilog, EDIF, SystemC, SystemVerilog